的了解还停留在Protel99se的年代。几天前 ，一个客户发来一个AD的原理图，希望能做出
开始测验将AD的原理图转为OrCAD的原理图进行规划，并且现在OrCAD17.4的软件也能够很便利的将AD的PCBDOC文件转成ORCAD的DSN文件。
但转化后发现一个问题，AD的原理图中不同页码中相同的网络，转成了DSN文件中，这些网络姓名后边都被加了“_1、”_2等变成了不同的网络，这样实践相同的网络都无法衔接起来。
经过研讨才发现，这个是软件间不同的运用Ruler形成的，在OrCAD中不同页码之间相同的网络，一定要经过跨页衔接符offpage来界说衔接，在AD中则不需求，只需界说相同的Net label，就直接默许衔接起来。这就形成了AD的原理图转化到OrCAD后，Net label尽管在的，但页码之间没有offpage，OrCAD就以为不是相同的网络。
从头增加offpage工作量很大，并且AD中原理图和PCB封装姓名和特点都习惯用小数线、空格之类的，这些在OrCAD中都不支持的，导致即便原理图能够用，导Netlist时也会report出来许多问题，只要把这些姓名中不合法字符更改后，才干顺畅导出Netlist文件。关键是EDA工程师对原理图不熟悉，更改原理图后可能会发生一些不可控的问题呈现会影响到PCB规划端。
几番衡量之后，仍是决定将客户的原理图导出网表后，将Netlist的网表导入到Cadence Allegro中进行PCB规划，感谢职业资深工程师陈工供给的Netlist转化东西，先将详细的办法共享给咱们。
1、先将AD的原理图，导出Protel格局的Netlist文件，操作如下图所示，要导出整个工程的网表，不是某页的网表；
2、Protel格局的Netlist文件后缀名是net的，用记事本翻开后，是这个姿态，如下图所示，这个格局显然是Allegro不能辨认的，咱们应该将Netlist文件进行转化下；
3、翻开Protel网表转Allegro.exe的程序文件，挑选Protel格局的Netlist文件，其他默许挑选，点击转化进行网表格局转化；
4、用记事本翻开转化成的txt文件，能够正常的看到文件格局转化现已好了，但姓名中呈现了许多小数点和空格的不合法字符，这个挺费事，就需求手动去修改下，假如这款软件能主动把小数点和空格主动改为Underline，那就更便利了；
6、还有一点的便是PCB封装不只要有dra文件、symbol文件，还要有device文件，这个能翻开dra文件，然后履行Creat Device，如下图所示；
直接点击OK就生成了一个txt的device文件，操作尽管很简单，但架不住封装数量多，能够做个批处理的脚本文件来主动履行；
7、最终就需求将更改后的Netlist文件导入到Allegro的PCB文件中了，导入后可能会呈现许多的报错信息呈现，比方device文件找不到， 需求有很大的耐性去处理。
